Saltar para o conteúdo

Circuito sequencial

Origem: Wikipédia, a enciclopédia livre.

Circuito sequencial é um circuito digital que tem seu comportamento determinado parcial ou totalmente, para além das entradas do momento, pelas entradas que ocorreram no passado.[1] Os mais importantes são os biestáveis, que, por serem constituídos por portas lógicas e terem a capacidade de armazenar um bit de informação, são por vezes vistos como elementos de memória.[2] Os circuitos sequenciais biestáveis dividem-se em síncronos (Flip-flop) e assíncronos (Latch) conforme sua característica de alterar a saída a qualquer instante ou somente quando houver variação no sinal de clock.[2]

Latch

[editar | editar código-fonte]
Latch D.[3][4][5][6]

Latch é um circuito sequencial biestável assíncrono,[7] ou seja, é um circuito constituído por portas lógicas, capaz de armazenar um bit de informação,[8] onde as saídas de certo instante dependem dos valores de entrada do instante mais os valores anteriores de saída, isto é, do seu estado atual, e onde as saídas mudam a qualquer instante de tempo, podendo ter ou não variáveis de controle.[2] Seu nome significa, em português, trinco ou ferrolho.[9]

Quando o latch é controlado por um clock, é chamado de latch chaveado (gated latch).[10]:p.383

Latch NOR SR

[editar | editar código-fonte]

O funcionamento do Latch NOR SR é o inverso do Latch NAND SR, e, ao final de seu processamento, resulta na tabela verdade abaixo, quando o Reset e o Set são iguais a 1, tem-se uma combinação limitada, este estado é proibido, pois esta consegue quebrar a equação lógica Q = NOT Q. Nesta situação, quando as entradas SR voltarem a ser zero (S = R = 0) as saídas Q e !Q vão oscilar, de forma inaceitável para o circuito continuar em seu funcionamento normal.

Tabela Verdade do Latch NOR SR
S R Qpróximo Ação Q Qpróximo S R
0 0 Q Continua no mesmo estado 0 0 0 x
0 1 0 RESET 0 1 1 0
1 0 1 SET 1 0 0 1
1 1 X Não Permitido 1 1 X 0

Latch D

[editar | editar código-fonte]
Latch D.[11]

Latch D é um circuito eletrônico que possui duas entradas (D e CLK) e duas saídas (Q e !Q).[12] Sua característica principal de funcionamento é transferir para a saída Q o valor da entrada de dados D sempre que CLK for 1, e manter o mesmo estado na saída se CLK for 0.[12] Originou-se da necessidade de evitar, no latch RS, a ocorrência do estado proibido.[4] É construído a partir deste ao se colocar um inversor entre as entradas R e S, evitando assim que R=1 e S=1 simultaneamente, o que permitia a ocorrência do estado proibido.[4] Desta maneira, R e S passam a ser denominados D (onde D=S).[4]

Tabela verdade do latch D[3][4]
Enable D Qpróximo
0 X Q
1 0 0
1 1 1

Como mostra sua tabela verdade, a saída Q segue a entrada D, e por isto o latch D é às vezes chamado latch transparente.[13][14][15]

Flip-flop

[editar | editar código-fonte]
Ver artigo principal: Flip-flop

O flip-flop serve como memória de um bit, onde as entradas podem ser um ou dois sinais de entrada, um sinal clock, e um sinal de saída. Alguns flip-flops têm um clear que é responsável por limpar a saída atual. Basicamente um Flip-Flop serve para guardar estados 0 ou 1.

Os flip-flops são implementados de forma de circuito integrado, ou seja, as mudanças que ocorrem em alguns “componentes” do circuito, interferem nos resultados de entrada ou saída. Ou seja, a pulsação ou mudança no sinal do clock faz com que aconteça uma ação no flip-flop, baseado nos valores dos sinais de entrada e em sua equação carecterística.

Nos latches, o estado se altera durante o clock ativo. Nos flip-flops, o estado é alterado apenas durante uma das bordas do clock[10] :p.389.

Flip-flop SR

[editar | editar código-fonte]

O flip-flop SR (ou RS) possui duas entradas, S (set) e R (reset), além do clock. Sua saída é 1 quando S = 1 e R = 0 (ação set), e 0 quando S = 0 e R = 1 (ação reset). Quando ambas entradas forem 0, a saída é a saída anterior, isto é, o estado atual. Quando ambos S e R são 1, o flip-flop tem comportamento inesperado, chamado de estado proibido.

Flip-flop JK

[editar | editar código-fonte]

Flip-flop JK é um flip-flop que pode memorizar um único bit de informação e onde o próximo estado de saída é caracterizado como uma função das duas entradas presentes e do estado presente.[16] São largamente utilizados em contadores[17] e nada mais são que flip-flops SR com realimentação.[18] Quando se aplica uma borda de subida na entrada J, sua saída Q vai a nível lógico 1 (se já não estiver nele) e, ao se aplicar uma borda de descida na entrada K, sua saída Q vai a nível 0.[19] É um aprimoramento do flip-flop S-R, pois, enquanto as combinações "J = 1, K = 0" e "J = 0, K = 1" são respectivamente set e reset, "J = K = 1" não leva a um estado proibido, mas inverte o flip-flop, tornando-se um flip-flop T.[20]

Tabela verdade do Flip-flop JK
J K Qpróximo Ação
0 0 Q Mantém o estado
0 1 0 RESET
1 0 1 SET
1 1 NOT(Q) Inverte o estado

Flip-flop D

[editar | editar código-fonte]

Flip-flop tipo D (data)[21] é um circuito síncrono de memória com uma entrada (D), um sinal de clock e saídas Q e QQ, sendo esta última responsável por realimentar o circuito com o valor memorizado.[22] Possui uma entrada que se liga diretamente à saída quando há alteração no clock.[21] Quando esta alteração ocorre, o flip-flop D assume o valor 1 se D = 1 ou 0 se D = 0, independente do valor atual.[21] Pode-se interpretar este flip-flop como uma primitiva linha de atraso ou hold de ordem zero, pois a informação é ligada na saída um ciclo após seu recebimento na entrada.[21] É o mais econômico e eficiente flip-flop em número de transistores e área de silício.[23]

Referências

  1. ↑ «Notas adicionais sobre Flip-flops». Universidade Técnica de Lisboa. 1996. Consultado em 23 de fevereiro de 2012. Arquivado do original em 21 de fevereiro de 2012. Muitas vezes, no projecto de um sistema digital, é necessário recorrer a circuitos lógicos cujo comportamento depende, não só das entradas em cada momento, mas também do comportamento anterior dessas entradas, isto é, circuitos cujo comportamento é determinado, parcial ou totalmente, pelas entradas que ocorreram no passado. Esses cicuitos desigam-se por circuitos sequenciais. 
  2. ↑ a b c «CIRCUITOS BIESTÁVEIS - LATCHES E FLAP-FLAPS» (PDF). Universidades Lusíada. 95 páginas. Consultado em 23 de fevereiro de 2012. Arquivado do original (PDF) em 15 de fevereiro de 2010 
  3. ↑ a b Digitais/Livros/Sistemas Digitais/Sum%E1rio%20e%20Pref%E1cio.pdf «SISTEMAS DIGITAIS» Verifique valor |url= (ajuda) (PDF). Escola Politécnica de Pernambuco. 1998. Consultado em 22 de fevereiro de 2012 [ligação inativa]
  4. ↑ a b c d e «PROGRAMAÇÃO CLP: UMA APLICAÇÃO PARA CONTROLES DE ELEVADORES». Instituto de Estudos Superiores da Amazônia. 2006. pp. 28–29. Consultado em 22 de fevereiro de 2012. Arquivado do original (PDF) em 9 de julho de 2015. A necessidade de evitar a ocorrência do estado não usado ou estado proibido é algo que dificulta a criação de projetos de circuitos seqüenciais com latches RS. Para isso originou-se o latch D que é construído a partir do latch RS, de tal maneira que, pela colocação de um inversor entre as entradas R e S, fica assegurado que nunca ocorrerá a situação de entradas R=1 e S=1, o que tornava possível o estado proibido. Desta forma, a tabela de transição do latch D baseia-se na tabela do latch RS controlado, onde as entradas R e S passam a ser a entrada D (com D=S) [...]. 
  5. ↑ «CIRCUITOS BIESTÁVEIS - LATCHES E FLIP-FLOPS» (PDF). Universidades Lusíada. 99 páginas. Consultado em 23 de fevereiro de 2012. Arquivado do original (PDF) em 15 de fevereiro de 2010 
  6. ↑ «Técnicas Digitais» (PDF). Universidade Federal de Pelotas. 2006. pp. 14–16. Consultado em 23 de fevereiro de 2012 [ligação inativa]
  7. ↑ «Elementos de Memória» (PDF). Pontifícia Universidade Católica do Rio Grande do Sul. 1 páginas. Consultado em 23 de fevereiro de 2012. Um latch, por sua vez, é caracterizado como um dispositivo biestável assíncrono[...]. 
  8. ↑ «TP - CIRCUITO LATCH SR» (PDF). Universidade do Minho. 1 páginas. Consultado em 23 de fevereiro de 2012. Latch é um circuito capaz de armazenar um bit de informação (0 ou 1) enquanto o circuito estiver ligado. 
  9. ↑ «Circuitos Seqüenciais». Universidade Federal de Santa Catarina. Consultado em 23 de novembro de 2012. Arquivado do original em 28 de dezembro de 2011. A forma mais básica de implementar-se um circuito lógico de memória é conhecida como latch, que significa, em português, trinco, ferrolho. 
  10. ↑ a b Stephen Brown; Zvonko Vranesic (2005). Fundamentals of Digital Logic with VHDL Design (em inglês) 2 ed. Dept. of Electrical and Computer Engineering - University of Toronto: McGraw-Hill. ISBN 0-07-246085-7 
  11. ↑ «Experiência 1 – Elementos de Memória e Circuitos Seqüenciais Assíncronos» (PDF). Universidade Tecnológica Federal do Paraná. 2 páginas. Consultado em 22 de fevereiro de 2012 [ligação inativa]
  12. ↑ a b «Circuitos Digitais em Modo de Corrente» (PDF). Universidade de Aveiro. 2010. 40 páginas. Consultado em 22 de fevereiro de 2012. A Latch-D possui duas entradas (D e CLK) e duas saídas (Q e !Q). A principal características funcional de uma Latch-D é que o valor lógico da entrada de dados D é transferido para a saída Q toda vez que o CLK = 1; Se CLK = 0, mantém o mesmo estado. 
  13. ↑ «Digital Logic Circuits» (em inglês). Google Books. 1 de janeiro de 2009. pp. 5–7. Consultado em 10 de março de 2012. As shown in the truth table, the Q output follows the D input. For this reason D latch is sometimes called transparent latch. 
  14. ↑ «Digital Electronics And Logic Design» (em inglês). Google Books. 1 de janeiro de 2007. 423 páginas. Consultado em 10 de março de 2012. As shown in the truth table, the Q output follows the D input. For this reason D latch is sometimes called transparent latch. 
  15. ↑ «Digital Logic Design & applications» (em inglês). Google Books. 1 de janeiro de 2008. pp. 6–9. Consultado em 10 de março de 2012. As shown in the truth table, the Q output follows the D input. For this reason D latch is sometimes called transparent latch. 
  16. ↑ «Aplicação Da Lógica Fuzzy Em Software E Hardware». Google Books. 2003. 74 páginas. Consultado em 11 de março de 2012. Um flip-flop JK pode memorizar um único bit de informação. O próximo estado de saída, Q (t+1), é caracterizado como uma função do estado presente Q(t) e das duas entradas presentes, K(t) e K(t) [...]. 
  17. ↑ «ELETRÔNICA DIGITAL» (PDF). Escola Técnica Estadual Monteiro Lobato. Prof. William Henrique Boff. 49 páginas. Consultado em 6 de abril de 2012. Os Flip-Flops JK são largamente utilizados em contadores[...]. [ligação inativa]
  18. ↑ «CIRCUITOS LÓGICOS – APOSTILA» (PDF). Universidade Paulista. 60 páginas. Consultado em 6 de abril de 2012. O flip-flop JK nada mais é que um RS com realimentação 
  19. ↑ «UMA CONTRIBUIÇÃO AO ESTUDO DAS REDES MUTUAMENTE CONECTADAS DE DPLLS USANDO MODELOS DE TEMPO DISCRETO» (PDF). Universidade de São Paulo. 2008. 15 páginas. Consultado em 11 de março de 2012. Trata-se de um dispositivo que detecta a transição positiva ou negativa dos sinais de entrada, ou seja, quando aplicamos uma borda de subida na entrada J desse "flip-flop", sua saída Q vai a nível lógico 1 - caso ainda não esteja - e quando aplicamos uma borda de descida na entrada K, a saída Q vai a nível 0. 
  20. ↑ «PROGRAMAÇÃO CLP: UMA APLICAÇÃO PARA CONTROLES DE ELEVADORES». Instituto de Estudos Superiores da Amazônia. 2006. 30 páginas. Consultado em 11 de março de 2012. Arquivado do original (PDF) em 9 de julho de 2015. O flip-flop J-K aprimora o funcionamento do flip-flop S-R interpretando a condição S = R = 1 como um comando de inversão. Específicamente, a combinação J = 1, K = 0 é um comando para ativar (set) a saída do flip-flop; a combinação J = 0, K = 1 é um comando para desativar (reset) a saída do flip-flop; e a combinação J = K = 1 é um comando para inverter o flip-flop, trocando o sinal de saída pelo seu complemento. Fazendo J = K o flip-flop J-K se torna um flip-flop T, ou seja, ele não leva a um estado proibido e sim a uma complementação do estado anterior[...]. 
  21. ↑ a b c d «PROGRAMAÇÃO CLP: UMA APLICAÇÃO PARA CONTROLES DE ELEVADORES». Instituto de Estudos Superiores da Amazônia. 2006. 31 páginas. Consultado em 10 de março de 2012. Arquivado do original (PDF) em 9 de julho de 2015. O flip-flop D ("delay" ou atraso) possui uma entrada, que é ligada diretamente à saída quando o clock é mudado. Independentemente do valor atual da saída, ele irá assumir o valor 1 se D = 1 quando o clock for mudado ou o valor 0 se D = 0 quando o clock for mudado. Este flip-flop pode ser interpretado como uma linha de atraso primitiva ou um hold de ordem zero, [...] visto que a informação é ligada na saída um ciclo depois de ela ter chegado na entrada [...]. 
  22. ↑ «SÍNTESE DE CIRCUITOS COM MEMÓRIA EM LÓGICA MULTINÍVEL» (PDF). Biblioteca Central da Universidade Federal do Mato Grosso do Sul. 2008. 29 páginas. Consultado em 10 de março de 2012. O flip-flop tipo D é um circuito síncrono de memória com uma entrada (D), um sinal do clock e as saídas Q e QQ, esta última é encarregada de realimentar o circuito com o valor memorizado. O flip-flop tipo D memoriza a entrada D na saída Q em tempos definidos pelo clock (borda ascendente), significa, depois de um tempo de retardo (delay) de onde toma seu nome (tipo D)[...]. 
  23. ↑ «DESIGN DE UM CIRCUITO INTEGRADO CONVERSOR ANALÓGICO-DIGITAL» (PDF). Pontifícia Universidade Católica do Paraná. 2010. 38 páginas. Consultado em 10 de março de 2012. Arquivado do original (PDF) em 24 de setembro de 2015. O mais econômico e eficiente flip-flop em termos de número de transistores e área de silício é o flip-flop D. 

Ligações externas

[editar | editar código-fonte]
Obtida de "https://pt.wikipedia.org/w/index.php?title=Circuito_sequencial&oldid=67560925"