Xeon

Il primo processore commercializzato con il marchio "Xeon" fu il core Drake, ovvero una variante della seconda generazione dei processori desktop Pentium II, conosciuta come Deschutes; proprio per evidenziare la sua discendenza dal processore pensato per il settore desktop, anche il nome commerciale fu "Pentium II Xeon". Veniva realizzato mediante processo produttivo a 250 nm ed era dotato di una cache L2 variabile tra i 512 kB e i 2 MB.

Così come Drake era la variante server di un core pensato per il settore desktop e alla base di un Pentium II, allo stesso modo all'uscita del primo Pentium III venne realizzata una specifica versione, conosciuta come Tanner, che comunque non introduceva particolari novità rispetto al predecessore, a parte il nuovo set di istruzioni SSE; anche in questo caso il nome commerciale riprendeva quello del processore desktop da cui derivava, "Pentium III Xeon".

All'uscita della seconda generazione del Pentium III, arrivò anche la variante Cascades per i server che veniva realizzata mediante processo produttivo a 180 nm e, al pari dei predecessori, era disponibile con tagli di cache L2 differenti e anche diverse velocità di bus.

Foster fu il primo Xeon ad essere basato sull'architettura NetBurst del Pentium 4, e per l'occasione Intel abbandonò il riferimento del processore desktop nel nome commerciale, limitandosi al semplice "Xeon" (con l'aggiunta del suffisso DP ad indicare la destinazione verso i sistemi biprocessore), sebbene le differenze rispetto a tale versione fossero minime. Il processo produttivo era ancora quello a 180 nm ma il socket era il 603; derivando dal Pentium 4 introduceva anche le istruzioni SSE2.

Prestonia derivava dalla seconda generazione del Pentium 4, e introdusse di conseguenza il processo produttivo a 130 nm; fu un core molto longevo e proprio per questo vide nella sua storia diverse migliorie che permisero di passare dagli iniziali 1,8 GHz fino a 3,2 GHz delle ultime versioni. Venne introdotto anche il Socket 604 e la tecnologia Hyper-Threading, oltre alla possibilità di integrare diversi quantitativi di cache L3.

Proseguendo la strada intrapresa dai suoi predecessori, Nocona si basò sulla terza generazione del Pentium 4 e veniva realizzato a 90 nm. Vennero introdotte le istruzioni SSE3 e EM64T per l'esecuzione di codice a 64 bit, e in un secondo tempo arrivò anche la tecnologia di protezione XD-bit; anche il BUS venne aumentato fino a 800 MHz.

Irwindale era molto simile a Nocona, differenziandosi solamente per la dotazione di cache L2 raddoppiata 2 MB e per la presenza della tecnologia di risparmio energetico SpeedStep.

Paxville DP fu il primo Xeon DP dual core, formato fondamentalmente da 2 core Irwindale montati sullo stesso package. Si trattava di una particolare versione del processore Paxville (che era invece pensato per i sistemi multiprocessore) modificata per poter essere utilizzato sulle piattaforme DP biprocessore, ma non era il successore di Irwindale in quanto ne venne presentato un unico modello che si affiancava a quelli basati su Irwindale già presenti sul mercato. Fu una sorta di "tappa buchi" per poter offrire una versione di Xeon dual core, pur non avendo ancora pronto un progetto completo ed efficiente pensato per questo scopo.

Sossaman era un particolare tipo di Xeon DP basato, non sulla consueta architettura NetBurst del Pentium 4 e degli altri Xeon presentati fino a quel momento, ma su quella mobile del processore Core Duo Yonah. Non fu un vero e proprio successore dei modelli precedenti, quanto più una variante specifica pensata per l'integrazione nei sistemi che richiedevano soluzioni a consumo estremamente ridotto; tali caratteristiche furono possibili sia grazie al tipo di architettura sia al processo produttivo a 65 nm.

Dempsey fu il vero successore dei core Irwindale e Paxville DP; fu il primo Xeon DP dual core ad essere disponibile in volumi e veniva realizzato mediante processo produttivo a 65 nm; introdusse, tra le altre cose, la tecnologia di virtualizzazione Vanderpool, il BUS fino a 1066 MHz, 2 cache L2 (una per ciascun core) da 2 MB, per un totale di 4 MB e il Socket 771. Per identificare i nuovi processori inoltre, arrivò anche il processor number, ovvero quella numerazione che serve a distinguere i vari modelli non solo in base al clock di esercizio ma anche rispetto ad altre caratteristiche, quali i consumi, la dotazione di cache, ecc.

Woodcrest fu un progetto molto importante nella storia del processore Xeon DP, infatti fu il primo ad essere basato sull'architettura Intel Core Microarchitecture, successiva alla NetBurst, e che prediligeva l'efficienza generale al puro aumento della frequenza operativa. Il processo produttivo era sempre quello a 65 nm ma il suo consumo era poco più della metà di quello del predecessore a fronte di prestazioni superiori anche del 125%. Con questa architettura venne abbandonata la tecnologia Hyper-Threading ma la cache L2, sebbene ancora di 4 MB, era unificata tra i due core e il BUS era salito a 1333 MHz.

Clovertown non fu un vero e proprio successore di Woodcrest, dato che si affiancò a questo pochi mesi dopo la sua presentazione; fu però importante in quanto rappresentava la prima CPU a 4 core nel panorama degli Xeon DP. Era in sostanza formato da 2 core Woodcrest montati sullo stesso package ed era quindi dotato di una cache L2 che arrivava fino a 8 MB (in realtà erano 2 da 4 MB, ciascuna dedicata a una coppia di core).

Con il passaggio al processo produttivo a 45 nm si passò alla seconda generazione dei processori basati sull'architettura Core; l'evoluzione di Woodcrest a 45 nm fu Wolfdale DP, anch'esso dual core, ma in grado di migliorare ulteriormente l'efficienza energetica, grazie anche all'aumento del 50% della cache L2 (ora di 6 MB), e la parziale introduzione delle istruzioni SSE4. Venne presentata anche una versione con BUS a 1600 MHz.

Al pari di quanto fatto con Wolfdale DP, anche il primo Xeon DP a 4 core (Clovertown) venne aggiornato grazie al nuovo processo produttivo; arrivò il core Harpertown, formato da 2 core Wolfdale DP e che si affiancò a questo in modo da completare il rinnovamento dell'offerta con processori sia a 2 che a 4 core. La presenza di 2 core Wolfdale DP su un unico package portò la cache L2 a raggiungere i 12 MB complessivi e anche in questo caso vennero presentate varianti con BUS fino a 1600 MHz.

Gainestown è il primo Xeon DP ad essere basato sulla nuova architettura Nehalem, successiva alla "Core" dei suoi predecessori, e proprio per questo porta con sé diverse innovazioni: tra queste si possono citare l'abbandono del tradizionale BUS parallelo in favore del nuovo di tipo seriale, chiamato Intel QuickPath Interconnect (QPI), l'integrazione del controller della memoria RAM e il Socket 1366. La nuova architettura prevede inoltre un'ampia cache L3 condivisa tra tutti e 4 i core, in luogo della precedente L2 condivise solo tra ogni coppia di core, il ritorno della tecnologia Hyper-Threading e la nuova Intel Turbo Mode per migliorare le prestazioni con quelle applicazioni che non sono in grado sfruttare adeguatamente la presenza di 4 core di processore.

Foster fu il primo Xeon ad essere basato sull'architettura NetBurst del Pentium 4, e per l'occasione Intel abbandonò il riferimento del processore desktop nel nome commerciale, limitandosi al semplice "Xeon" (con l'aggiunta del suffisso MP ad indicare la destinazione verso i sistemi multiprocessore); come accennato sopra lo stesso core venne utilizzato anche per gli Xeon DP ma le versioni pensate per i sistemi a più vie erano dotati anche di cache L3 in tagli variabili. Derivando dal Pentium 4 introduceva anche le istruzioni SSE2.

Gallatin portava i vantaggi introdotti con lo Xeon DP Prestonia, nell'ambito dei sistemi multiprocessore; anch'esso era costruito a 130 nm e includeva il supporto alla tecnologia Hyper-Threading. A differenza di Prestonia era però dotato anche di cache L3 in tagli variabili che nelle ultime versioni raggiunse i 4 MB (identificate dal nome in codice "Gallatin-4M").

Potomac veniva realizzato mediante il processo produttivo a 90 nm e questo consentì l'integrazione di una cache L3 che raggiungeva gli 8 MB; a questo si aggiunse il supporto alle istruzioni SSE3, alle estensioni EM64T per l'elaborazione di codice a 64 bit e la tecnologia di protezione XD-bit.

Da Potomac, Intel ricavò il più semplice core Cranfords sempre per i sistemi MP; si trattava in buona sostanza di un core Potomac senza la costosa implementazione della cache L3, mentre tutte le altre caratteristiche rimanevano immutate.

Paxville fu il primo Xeon MP dual core, formato fondamentalmente da 2 core Cranfords montati sullo stesso package. Era ancora una CPU a 90 nm in cui vennero introdotte anche le tecnologie di risparmio energetico SpeedStep e di virtualizzazione Vanderpool, e non vennero presentate versioni dotate di cache L3, ma malgrado questo il consumo massimo era enorme, ben 165 W il più alto nel panorama dei processori Xeon.

Con Tulsa Intel passò al processo produttivo a 65 nm realizzando nuovamente un processore dual core basato su architettura NetBurst ma dotato di una cache L3 molto grande, che raggiunse i 16 MB; malgrado questo, il nuovo processo produttivo consentì comunque un leggero calo del consumo massimo rispetto al predecessore.

Tulsa fu l'ultimo Xeon MP ad essere basato sull'architettura NetBurst; il suo successore, Tigerton, era basato sull'architettura Intel Core Microarchitecture e fu anche il primo Xeon MP ad essere dotato di 4 core malgrado venisse realizzato unendo 2 die dual core sullo stesso package. Come previsto dall'architettura "Core" non era più presente la tecnologia Hyper-Threading, mentre il BUS saliva a 1066 MHz.

Con il passaggio ai 45 nm divenne possibile offrire Dunnington, ovvero il primo Xeon MP dotato di 6 core abbinati ad una cache L3 che raggiungeva i 16 MB e in cui venne inserito anche una parte del set di istruzioni SSE4.

Beckton sarà il successore di Dunnington e sarà basato sulla nuova architettura Nehalem, successiva alla "Core"; verrà realizzato sempre a 45 nm ma sarà dotato di ben 8 core abbinati ad una cache L3 che raggiungerà i 24 MB e, come previsto dalla nuova architettura, sarà dotato di controller per la memoria RAM integrato e del nuovo tipo di BUS seriale Intel QuickPath Interconnect (QPI).

La tabella seguente mostra i modelli di Xeon arrivati sul mercato. Molti di questi condividono caratteristiche comuni pur essendo basati su diversi core; per questo motivo, allo scopo di rendere maggiormente evidente tali affinità e "alleggerire" la visualizzazione alcune colonne mostrano un valore comune a più righe. Di seguito anche una legenda dei termini (alcuni abbreviati) usati per l'intestazione delle colonne:

• Nome commerciale: si intende il nome con cui è stato immesso in commercio quel particolare esemplare.
• Data: si intende la data di immissione sul mercato di quel particolare esemplare.
• Skt: sta per "Socket", ovvero lo zoccolo della scheda madre in cui viene inserito il processore. In questo caso il numero rappresenta oltre al nome anche il numero dei pin di contatto.
• N°C.: sta per "numero di core" e si intende il numero di core montati sul package: 1 se "single core", 2 se "dual core", 4 se "quad core", ecc.
• Clock: la frequenza di funzionamento del processore.
• Molt.: sta per "Moltiplicatore" ovvero il fattore di moltiplicazione per il quale bisogna moltiplicare la frequenza di bus per ottenere la frequenza del processore.
• Pr.pr.: sta per "Processo produttivo" e indica tipicamente la dimensione dei gate dei transistors (180 nm, 130 nm, 90 nm) e il numero di transistor integrati nel processore espresso in milioni.
• Volt.: sta per "Voltaggio" e indica la tensione di alimentazione del processore.
• Watt: si intende il consumo massimo di quel particolare esemplare.
• Ram: indica la presenza del controller per la memoria RAM integrato nel processore, il numero di canali supportati e la frequenza massima.
• Bus: frequenza del BUS interno alla CPU.
• QPI: velocità del BUS seriale introdotto da Intel con l'architettura Nehalem e che mette in comunicazioni i processori tra loro e con il chipset. La sua velocità viene indicata in GT/s invece che in MHz.
• PCI: indica la presenza del controller PCI Express 2.0 per la gestione delle schede video discrete e il numero di linee per ogni slot.
• Cache: dimensione delle cache di 1º e 2º livello.
• XD: sta per "XD-bit" e indica l'implementazione della tecnologia di sicurezza che evita l'esecuzione di codice malevolo sul computer.
• 64: sta per "EM64T" e indica l'implementazione della tecnologia a 64 bit di Intel.
• HT: sta per "Hyper-Threading" e indica l'implementazione della esclusiva tecnologia Intel che consente al sistema operativo di vedere 2 core "logici" per ogni core "fisico".
• ST: sta per "SpeedStep Technology" ovvero la tecnologia di risparmio energetico sviluppata da Intel e inserita negli ultimi Pentium 4 Prescott serie 6xx per contenere il consumo massimo.
• TM: sta per "Turbo Mode" ovvero la tecnologia che aumenta il clock dei soli core utilizzati in modo da velocizzare l'elaborazione di quelle particolari applicazioni che non sono in grado di sfruttare adeguatamente un processore multi core.
• VT: sta per "Vanderpool Technology", la tecnologia di virtualizzazione che rende possibile l'esecuzione simultanea di più sistemi operativi differenti contemporaneamente.
• Core: si intende il nome in codice del progetto alla base di quel particolare esemplare.

• Pentium II Xeon: l'X86 per il mercato dei server e delle workstation (JPG), in MCmicrocomputer, n. 187, Roma, Technimedia, settembre 1998, pp. 114-115, ISSN 1123-2714 (WC · ACNP).

•   Wikimedia Commons contiene immagini o altri file su Xeon